

Основы временного анализа ПЛИС.

Устройство, реализованное на ПЛИС, в итоге представляет собой множество сконфигурированных логических элементов, связанных между собой посредством матрицы межсоединений. Каждый из этих логических элементов реализует некоторую комбинационную логическую функцию, выходной сигнал которой либо сразу подаётся на выход элемента, либо записывается в D-триггер по сигналу синхронизации. Входные и выходные сигналы устройства принято тоже фиксировать по сигналу синхронизации во входных и выходных триггерах соответственно. Все упомянутые элементы ПЛИС обладают конечным быстродействием, в результате чего при прохождении сигналов по цепям устройства возникают временные задержки. Эти задержки влияют на быстродействие устройства и определяют максимальную частоту тактирования, при которой оно сохраняет свою функциональность. Временной анализ предназначен для определения этих временных задержек и выявления критических путей прохождения сигналов устройства, которые в первую очередь ограничивают его быстродействие.

Базовой элементарной моделью временного анализа является схема, представленная на рис.1.




Рис.1

Входные данные поступают на вход триггера R1 и записываются в него по положительному перепаду сигнала синхронизации *clk*. Этот перепад называется запускающим (launch edge). Выходной сигнал этого триггера поступает на вход некоторой комбинационной логической схемы. Спустя один период сигнала синхронизации *clk* по следующему его положительному перепаду в триггер R1 записывается новое значение входных данных, а выходной сигнал комбинационной схемы, сформированный на основании предыдущего значения, записанного в этот триггер, записывается в выходной триггер R2. Этот перепад сигнала *clk* называется защелкивающим (latch edge). Помимо этого, на рисунке представлен сигнал асинхронного сброса устройства *clr*. Описанная структура присуща большинству синхронных логических автоматов, реализуемых на ПЛИС.

На представленном рисунке можно выделить следующие типы путей распространения данных:

- пути синхронизации – пути, соединяющие выходы синхронизации ПЛИС или выходы внутренних генераторов синхросигналов ПЛИС со входами синхронизации D-триггеров;
- пути данных - пути, соединяющие выходы данных ПЛИС или выходы внутренних устройств со входами данных D-триггеров;
- пути асинхронных предустановок - пути, соединяющие выходы предустановок ПЛИС или выходы других внутренних устройств со входами предустановки D-триггеров.

Для каждого из перечисленных типов путей (синхронный и асинхронный) производится соответствующий тип временного анализа.

Отправной точкой временного анализа является нормальное функционирование элементарной запоминающей ячейки логического элемента ПЛИС – D-триггера. Триггер имеет временные параметры, выполнение которых необходимо для нормальной записи данных в него:

- время установления t_{su} (setup time) – данные на входе D должны быть стабильны в течение времени, не меньше данного до прихода активного перепада импульса синхронизации clk ;
- время удержания t_h (hold time) – данные на входе D должны быть стабильны в течение времени, не меньше данного после прихода активного перепада импульса синхронизации clk .

Если указанные параметры не будут выполнены, в триггер может быть записано промежуточное значение между нулём и единицей (это состояние называется метастабильным) или начаться осцилляция.

Для того, чтобы избежать подобных последствий применительно к схеме, представленной на рис.1, необходимо выполнение двух условий:

- данные, зафиксированные в триггере R1 по запускающему перепаду clk , должны успеть дойти до входа триггера R2 раньше защёлкивающего перепада clk с запасом на время установления t_{su} ;
- защёлкивающий перепад clk должен успеть дойти до триггера R2 и зафиксировать в нём предыдущие данные раньше, чем до него дойдут новые данные с запасом на время удержания t_h .

Для проверки выполнения описанных условий осуществляется проверка на максимальное (setup) и минимальное (hold) время распространения сигналов для каждого пути между двумя последовательными элементами.

Схема проверки на максимальное (setup) время распространения представлена на рис.2.




Рис.2

Считается, что процесс начинается в момент прихода запускающего перепада clk на вход синхронизации блока. Спустя задержку распространения по матрице синхронизации T_{clk1} этот перепад достигает входа синхронизации триггера R1. Данные, записанные в этот триггер по запускающему перепаду clk , появятся на выходе триггера спустя время задержки срабатывания триггера t_{co} (clock to output delay). На вход триггера R2 эти данные поступят спустя время задержки распространения через комбинационную схему T_{data} . Таким образом, ожидаемое время прибытия данных на вход триггера R2 T_{dasu} (Data Arrival Time) определяется как

$$T_{\text{dasu}} = T_{\text{clk1}} + t_{\text{co}} + T_{\text{data}}$$

В свою очередь, защёлкивающий перепад clk достигает входа синхронизации триггера R2 спустя один период синхронизации T_{clk} и время задержки распространения по матрице синхронизации T_{clk2} (рис.3).




Рис.3

Таким образом, ожидаемое время прибытия сигнала синхронизации на вход триггера R2 T_{ca} (Clock Arrival Time) определяется как

$$T_{\text{ca}} = T_{\text{clk}} + T_{\text{clk2}}$$

Для обеспечения нормальной записи новых данных в триггер R2 требуемое максимальное время прибытия данных на вход данных этого триггера T_{drsu} (Data Required Time) равно

$$T_{drsu} = T_{clk} + T_{clk2} - t_{su} - t_{sun},$$

где t_{sun} – неопределённость сигнала синхронизации, связанная дрожанием фронтов синхронизации относительно своего нормального положения (Setup Uncertainty).

Суть анализа заключается в вычислении запаса задержки данных (Setup Slack) S_{su} , которая определяется как

$$S_{su} = T_{drsu_min} - T_{dasu_max}.$$

Положительное значение запаса означает, что данные доходят до триггера R2 раньше, чем необходимо (рис.4). Отрицательное значение запаса означает, что данные не успевают дойти до триггера R2 без нарушения требования на время предустановки t_{su} .




Рис.4

Разность времён распространения сигнала синхронизации до триггера R2 и до триггера R1 T_{skew}

$$T_{skew} = T_{clk2_min} - T_{clk1_max} + T_p$$

называется расфазировкой сигнала синхронизации.

В этом выражении слагаемое T_p называется пессимизмом распространения сигнала синхронизации (Clock Pessimism). Это поправка, корректирующая расфазировку после разводки проекта по структуре ПЛИС, за счёт учёта общих участков пути распространения сигнала синхронизации для запускающего и защёлкивающего триггеров. В последнем выражении используется минимальное значение задержки T_{clk2} и максимальное значение задержки T_{clk1} (наихудший случай). Однако, если эти два сигнала имеют общий участок распространения, то на нём задержка для них обоих будет одна и та же. Разница максимальной и минимальной задержек на этом общем участке и есть пессимизм распространения сигнала синхронизации.

Положительное значение расфазировки увеличивает запас и наоборот.

Схема проверки на минимальное (hold) время распространения представлена на рис.5.




Рис.5

Ожидаемое время прибытия данных на вход триггера R2 T_{dah} (Data Arrival Time) определяется как

$$T_{dah} = T_{clk1} + t_{co} + T_{data}$$

Ожидаемое время прибытия сигнала синхронизации на вход триггера R2 T_{cah} (Clock Arrival Time) в этом случае определяется как

$$T_{cah} = T_{clk2}$$

Защелкивающий перепад для предыдущих данных тот же самый, что и запускающий для следующих. Поэтому, дополнительный период синхронизации не добавляется.

Требуемое минимальное время прибытия данных на вход данных этого триггера T_{drh} (Data Required Time) равно

$$T_{drh} = T_{cah} + t_h + t_{sun}.$$

Запас задержки данных (Hold Slack) S_h , которая определяется как

$$S_h = T_{dah_min} - T_{drh_max}.$$

Положительное значение запаса означает, что старые данные успевают нормально записаться в триггер R2 до прихода новых данных (рис.6). Отрицательное значение запаса означает, что новые данные доходят до триггера R2 раньше, чем старые запишутся в него без нарушения требования на время удержания t_h .

Положительное значение расфазировки тактовых сигналов T_{skew} уменьшает запас и наоборот.




Рис.6

Таким образом, для всех путей между любыми последовательными элементами устройства проверяется значение запаса задержки данных предустановки (setup) и удержания (hold).

Ситуация с отрицательным запасом по предустановке исправляется путем снижения частоты синхронизации или корректировки проекта с целью уменьшения максимального времени прибытия данных T_{dru} .

На основании этого анализа делается заключение о возможности нормальной работы устройства на данной частоте сигнала синхронизации. При этом выявляется самый медленный путь, обладающий самым большим отрицательным запасом S_{max} . По этой величине можно определить максимальную частоту сигнала синхронизации, при которой данный проект будет работать нормально.

$$F_{max} = 1 / (T_{clk} - su_{max})$$

Для звена, изображенного на рис.7,




Рис.7

максимальная частота сигнала синхронизации определяется как

$$F_{max} = 1 / (B - (E - C) + t_{co} + t_{su})$$

С учётом задержек внешних устройств по отношению к ПЛИС схема определения максимальной частоты синхронизации изображена на рис.8.




Рис.8

В этом случае максимальная частота дискретизации по входу и по выходу ПЛИС определяется как

$$F_{\max_in} = 1/(\text{External Input Delay} + A - C + t_{su})$$

$$F_{\max_out} = 1/(\text{External Output Delay} + E + Q + t_{co})$$

Ситуация с отрицательным запасом по удержанию исправляется путём корректировки проекта с целью уменьшения требуемого минимального времени прибытия данных T_{drh} .

Для асинхронных путей прохождения сигналов сброса и установки триггера временной анализ контролирует взаимное расположение этих сигналов относительно перепадов сигнала синхронизации (рис.9).




Рис.9

При этом контролируется выполнение двух временных ограничений:

- время восстановления синхронной записи t_{rec} (recovery time) – минимальное время перед активным перепадом сигнала синхронизации, за которое асинхронный сигнал сброса должен быть снят для того, чтобы синхронная запись нормально осуществилась;
- время удаления синхронной записи t_{rem} (removal time) – минимальное время после активного перепада сигнала синхронизации, в течение которого асинхронный сигнал сброса должен быть не активен для того, чтобы синхронная запись нормально осуществилась.

Аналогично анализу синхронных путей вычисляются запасы по времени восстановления и времени удаления.

$$S_{rec} = T_{ar_min} - T_{aa_max}$$

$$S_{rem} = T_{aa_min} - T_{ar_max}$$

где T_{aa} – ожидаемое время прибытия асинхронного сигнала (Arrival Time), T_{ar} – требуемое время прибытия асинхронного сигнала (Required Time).